1.scan结构图
扫描路径法的显著优点就是测试中把时序电路转化为组合电路，使得测试生成比时序电路容易，而且处于扫描路径上的触发器的状态是“透明的”：可以串行地移入所需要设置的状态，也可以把电路状态串行地移出去。
一般说来，基于扫描路径设计的电路，只要对组合电路部分和不在扫描路径上的触发器进行测试生成，而处于扫描路径上的触发器的测试方法和测试图形是固定形式的，就并不需要测试生成。
对于scan设计，需要使用专门的scanDFF，相比于普通的DFF，scan DFF多了三个端口：
扫描使能（Scan Enable， SE）；
扫描输入（Scan In， SI）；
扫描输出（Scan Out， SO）
但是一般情况下SO和Q复用一个pin，其结构如下图：
scan设计的结构如下图所示，将scan DFF的Q端和SI端连接，多个scan DFF就组成了一个scan chain。在实际的芯片设计中，将普通DFF替换成scan DFF并串成scan chain这两步操作都是由工具自动完成。
上图是没加组合逻辑的图。
下图给出带组合逻辑无scan功能之前的示意图：
下图是带组合逻辑+scan的结构图。
以上的图片来自
上面这个scan-chain有点奇怪，没有把中间有组合逻辑的DFF连到一个chain上，相当于没法测到组合逻辑
