VHDL

第２４卷第２期　２　０　０　２年４月　电气电子教学学报　ＪＯＵＲＮＡＬ　ＯＦ　ＥＥＥ　Ｖ０ｌ＿２４Ｎｏ．２　Ａｐｔ．２　０　０　２　ＶＨＤＬ语言在数字电路教学中的探讨　熊国海黄南山　向学军　宜昌：４４３００２）　（三峡大学电气学院■墨指出了电类专业的学生，应该熟悉掌握ＶＨＤＬ语言，探讨了把硬件描述语言引入数字电路教学首先要向学生介绍ＶＨＤＬ语言设计的　数字电路教学　基本内容，然后要求学生完成—个ＶｔｔＤＬ语言的综合设｛十。实践表明，这种方法有助于克服学习ＶｔｔＤＬ语言中的一些难点。　关键调ＶＨＤＬ语言Ｔｈｅ　Ｒｅｓｅａｒｃｈ　ｏｎ　Ｔｅａｃｈｉｎｇ　ｏｆ　ＶＨＤＬ　ｉｎ　Ｄｉｇｉｔａｌ　Ｃｉｒｃｕｉｔｓ　Ｘｉｏｎｇ　Ｇｕｏｈａｉ，Ｈｕａｎｇ　Ｎａｎｓｈａｎ，Ｘｉａｎｇ　Ｘｕｅｊｕｎ　（Ｃｏｌｌｅｇｅ　ｎｆＥｌｅｃｔｒｉｃ　Ｅｎｇｉｎｅｅｎｎｇ＆Ｉｎｆｏｒｍａｔｉｏｎ　Ｓｅｍｎｃｅｔ　ＣｈｉｎａＴｈｉｎｅＧｏｒｇｅｓＵｎｉｖ．，ⅥｃｈａＩｌｇ　４４３００２，Ｃｈｉｔ￣）　Ａｂｓｔｒａｃｔ：Ｉｎ　ｔｈｉｓ　ｐａｐｅｒ　ｉｔ　ｉｓ　ｄｉｓｃｕｓｓｅｄ　ｈｏｗ　ｉｓ　ｔｈｅ　ｈａｒｄｗａｒｅ　ｄｅｓｃｒｉｐｔｉｏｎ　ｌａｎｇｕａｇｅ　ａｄｏｐｔｄ　ｉｅｎ　ｄｉｇｉｔａｌ　ｃｉｒｃｕｉｔ　ｔｅａｃｈｉｎｇ．Ｆｉｒｓｔ，ｔｈｅ　ｍａｉｎ　ｃｏｎｔｅｎｔｓ　ｏｆ　ＶＨＤＬ　ｄｅｓｉｇｎ　ａｒｅ　ｉｎｔｒｏｄｕｃｅｄ　ｔｏ　ｓｔｕｄｅｎｔｓ；ｔｈｅｎ，ｔｈｅｙ　ａｒｅ　ｇｉＶｅｎ　ａ　ｃｏｌｎ－　ｐｒｅｈｅｎｓｉｖｅ　ｄｅｓｉｇｎ　ｔａｓｋ　ｏｆ　ＶＨＤＬ　ｔｏ　ｃｏｍｐｌｅｔｅ．Ｉｔ　ｉｓ　ｎｏｔｅｄ　ｔｈｅ　ｓｔｕｄｅｎｔｓ　ｏｆ　ｅｌｅｃｔｒｏｎｉｃｓ　ｓｈｏｕｌｄ　ｍａｓｔｅｒ　ＶＨＤＬ　ｆｏｒ　ａｄａｐｔｉｎｇ　ｔｈｉｅｒ　ａｂｉｌｉｔｙ　ｆ　ｏｈａｒｄｗａｒｅ　ｄｅｓｉｇｎｉｎｇ　ｔｏ　ｔｈｅ　ｍｏｄｅｒｎ　ｔｅｃｈｎｏｌｏｇｙ　ｄｅｖｅｌｏｐｉｎｇ　ｔｒｅｎｄｓ．　Ｋｅｙｗｏｒｄｓ：ＶＨＤＬ￣ｄｉｇｉｔａｌ　ｃｉｒｃｕｉｔ；ｔｅａｃｈｉｎｇ　０引言　ＶＨＤＬ语言是一种电路硬件描述语言。它用软　件编程的方式来描述电子系统的逻辑功能、电路结　构和连接形式，与传统的门级描述方式相比，它更适　合大规模系统的设计；该语言具有功能强大的语言　结构，可用明确的代码描述复杂的控制逻辑设计，并　且具有多层次的设计描述功能，支持设计库和可重　１．１所应掌握的基本技能　首先，我们给学生介绍ＭＡＸ＋ＰＬＵＳ　Ｉ软件的　组成和设计流程，ＶＨＤＬ语言的基本语句语法及一　般的编程技巧　要求学生掌握下列基本技能：　１）设计输入，主要包括原理图输入、文本设计输　入、高级设计输入、波形设计输入、层次设计输入和　底层设计输入；　２）设计处理，包括错误自动定位、逻辑综合与适　复使用的元件的生成；该语言可读性强、使用方便、　易于修改，由它所描述的设计还具有不依赖器件和　工艺的特点，从而使得设计的可移植性好。　因此，ＶＨＤＬ语言在数字电路和系统的设计中　得到广泛的应用。我校对如何把ＶＨＤＬ语言引入课　堂进行了—些探讨。　配、定时驱动编译、设计规则检查；　３）设计验证，即模拟和定时分析；　４）器件编程；　５）用ＶＨＤＬ语言编制简单的程序。　然后，通过组合电路的设计、组合逻辑器件和触　发器的功能模拟以及扫描显示驱动电路、计数器等　时序电路的实验来加深理解。　１　从掌握基本技能人手进行ｖＨＤＬ　语言的教学　收稿日期：２００２年２月１３日　１．２基本技能训练作业示例　我们要求同学用ＶＨＤＬ语言编制一个四位二　第一作者：熊国海，男．１９６１年６月出生、工程师，现从事电子电路设计方面的教学工作。　维普资讯 http://www.cqvip.com

第２４卷第２期　熊国海等：ＶＨＤＬ语言在数字电路教学中的探讨　Ｑｂ＜一ｃ０ｕ呲４（１）ｆ　５ｌ　进制同步计数器。同步计数器是指在时钟脉冲（ｅｌｋ）　的控制下，构成计数器的各触发器状态同时发生变　化的那一类计数器。并且带异步复位和计数便能控　制。其真值表如表１。　衰ｌ四位＝进■同步计敷器真值衰　输入端　轱出端　Ｑｃ＜￣ｃｏｕｎｔ　４（２）；　Ｑｄ＜：ｃ０ｕｎｔ　４（３）ｆ　ＰＲ（３ＣＥＳＳ（ｅｌｋ．ｃ【ｒ）　ＢＤＧＩＮ　ＩＦ（ｃｌｒ＝’ｒ）ＴＨＥＮ　Ｃｏｕｎｔ　４＜＝”００００　：　ＥＬＳＩＦ（ｅｌｋ’ＥＶＥＮＴＡＮＤ　ｅｌｋ＝’１’）ＴＨＥＮ　ＣＬＲ　ｌ　Ｏ　Ｏ　ＣＬＫ　ｑ１　ｌ　ｑ２　Ｘ　Ｏ　ｌ　Ｑ３　０　ｏｇ　Ｏ　ＩＦ（叽：’ｌ’）ＴＨ肼　ＩＦ（ｃｏｕｎｔ　４一　１００１　）ＴＨＥＮ　Ｃｏｕｎｔ一Ｘ　Ｘ　上升沿　ｏ　１　０　４＜一　００００　；　不变ｌ不变　不变　不变　计数器加１　ＥＬＳＥ　Ｃｏｕｎｔ＿＿４＜＝ｃｏｕｎｔ—４＋ｌ；　ＥＮＤＩＦ；　ＥＮＤＩＦ；　四位二进制同步计数器程序如下：　ＬＩＢＲＡＲＹⅡ：ＥＥ：　ＵＳＥ　ＩＥＥＥ．ＳＴＤ　ＬＯＧＩＣ　ｌ１６４．　ＵＳＥＩ眦Ｌ｝　ＥＮＤＩＦ：　ＥＮＤ　ＰＲｏＣＥＳＳ‘　ＥＮＤ　ｅｘａｍｐｌｅ；　．ｓＴＤ　ＬＯＧＩＣ　ＵＮＳＩＧＮＥＤ．ＡＬＬ；　日　１ＴＹ　ｃ０ｕｎｔＡ　ＩＳ　ＰＯＲＴ（ｃｌｋ，ｃｌｒ，ｅｆｔ：ＩＮＳＴＤ　ＬＯＧＩＣ￣　Ｑａ．Ｑｂ，　，Ｑｄ：ＯＵＴ　ＳＴＤＥＮＤ￣ＯＬｈ３ｔＡ：　ＡＲＣ￣ＬｏＧＩＣ）；　—模拟得到的波形如图１所示　程序经过编译后，生成一个默认的计数器符号　（见图２）　最后下载到Ａｌｔｅｒａ公司ＥＰＦ１０Ｋ１０ＬＣ８４　３的芯片中。通过上述例子的学习，学生对ＶＨＤＬ　语言就有了初步的认识，并能用ＶＨＤＬ语言设计一　—＇ＲＥ　ｅｘａｍｐｌｅＯＦ　ｃｏｕｎｔＡｌＳ　ＳＩＧＮ　ＢＥＧＩＮ　ｃｏｕｎｔ　４：ＳＴＤ　ＬｏＧＴ（：　ＶＥＣＴＯＲ（３　ＤＯＷＮＴＯ　０）　Ｑａ＜＝ｃｏｕｎｔ　４（Ｏ）　些简单的数字电路。　．－Ｍ　｝｝●ｅｌｆ　ｅｌｋ　“　’１’　０　０　０　－　Ｉ　　ｌＣ０ＵＮ１ｌＡ　●ｑｃ　０　：　ｉ　Ｉ　●ｑｂ　●０ａ　ｏ　＇　ｌ　ｌ　Ｉ　Ｉ　ＣＧＵ［Ｉｔ　４　Ｈ＇　图１　四位二进制同步计数器的模拟波形　图２默认的计数器符号　好，使用方便，但效率不如原理图；原理图输入的可　２如何使学生克服ＶＨＤＬ语言学习　中的难点　２．１常见难点及其克服方法　我们发现学生们都有计算机软件和硬件方面的　基础，但ＶＨＤＬ语言是一种硬件描述语言，它的硬　件特性大家都很难理解，这是学习ＶＨＤＬ语言的难　点之一。解决的方法是在ＶＩ－ＩＤＬ语言教学中采用理　论与实践相结合的教学方法。即在教学过程中，让学　生在老师的指导下设计一个小系统．从头到尾自己　动手，做到边学边练习　另外，在学习ＶＨＤＬ语言　控性好，效率高，比较直观，但用来设计大规模　ｃＰＬＤ／Ｈ　Ａ时显得比较烦琐。怎样把ＶＨＤＬ语言　和原理图结合起来呢？针对上述两个难点．我们让学　生设计一个数字钟，要求数字钟的第一个功能模块　都用ＶＨＤＬ语言编制，然后生成一个默认的符号，　最后用原理图的方式把每一个符号连接起来　目的　是使学生们加深对ＶＨＤＬ语言硬件特性的理解，正　确认识ＶＨＤＬ语言和原理图的关系，同时掌握六十　进制、二十四进制等计数器的设计方法；并回顾与巩　固多位共阴极扫描显示数码管的驱动及编码　进而　可以帮助学生理解ＶＨＤＬ语言是一种全方位的硬　件描述语言，包括系统行为级、寄存器传输级和逻辑　中，都会遇见这样的问题，ＶＨＤＬ语言的可移植性　维普资讯 http://www.cqvip.com

５２　电气电子教学学报　２００２年４月　门级多个设计层次，支持结构、数据流、行为三种描　述形式的混合描述，自顶和下的电路设计过程都可　以用Ⅵ｛【ＩＬ来完成。　的深层含义，以及模块元件之间的连接概念　其中，　秒和分采用６Ｏ进制计数器，小时采用２４进制计数　器，还包括一个６选一的计数器和多路选择器及译　～　一酷　码器，各个计数器都能清零和带有调时控制端，在调　２、２注意训练学生的系统设计能力　在指导学生完成数字钟设计的过程中，我们还　特别注意了培养学生用硬件描述语言设计数字系统　的综合能力。首先提醒学生全面明确设计要求；具有　时、分、秒、计数显示功能｝具有清零、调节小时、分　时控制端的控制下，可分别调时、调分、调秒。秒计数　器的脉冲输入端输入频率为ｌ赫兹，其进位接到分　计数器的脉冲输入端，分计数器的进位接到小时计　数器的脉冲输入端　各计数器的输出端都接到一个　多路选择器的输入端，通过多路选择器分别送译码　钟、秒的功能　然后帮助学生按照正确的设计步骤用　层次设计概念，将此设计任务分成若干模块，规定每　模块的功能和各模块之间的接口。让几个学生分　做和调试其中之一，然后再将各模块合起来调试，从　一器，然后分别驱动六个数码管。这里的六位计数器的　作用是用来选择数码管的位和选择计数器六路输出　中的一路。本例在ＥＰＦ１０Ｋ１０ＬＣ８４－－３芯片中验证　通过。数字钟原理图如图３所示。　而加深了层次化设计概念，并理解软件的元件管理　图３数字钟原理图　２．３成效　整个ＶＨＤＬ语言的学习是紧张而有成效的，总　学时数为ｌ８个学时　开始，一些同学由于编程经验　时还理解了同学们之间合作精神的重要性，锻炼了　他们设计一个小系统的能力。此外，对于组合电路中　毛刺等问题，大家亦有了一定的认识。总之通过学习　不足，对ＶＨＤＬ语言掌握不够熟练，导致编写的程　序存在许多漏洞，虽然通过了编译，但达不到预期的　效果｝有些同学由于连线不对，使程序不能正确的运　行。通过大家的共同努力，终于完成了数字钟的设　计，学生逐渐学会用ＶＨＤＬ语言设计电路，体会到　用ＶＨＤＬ语言来描述复杂的控制逻辑具有简洁明　了、良好的可移植性以及不依赖特定器件的优点。同　硬件描述语言，同学们都认为对以后的学习和工作　是大有益处的。　３结束语　通过把硬件描述语言引入数字电路教学中，可　以提高数字电路教学的总体水平。　（下转第１１３万）　维普资讯 http://www.cqvip.com

第２４卷第２期　黄素娟等：校外毕业设计促进教学改革　ｌｌ３　的欢迎，使接收单位和学校建立了长期的、良好的合　作关系，而且对学校的教学改革起到了促进作用。校　外毕业设计大多是工程型和科研型的，有网络规划、　设计、优化，数据库编程，专用芯片的软硬件设计，新　技术、新方法的探索等等，课题的涉及面相当广泛，　有的内容还比较前沿，而且往往具有很强的实用价　又如在上海电信工程公司进行的有关基站信号　切换的毕业设计．学生经过公司的集中培训后，直接　参与到网络优化工作的实践中去，使学生能对实际　网络中发现的问题进行分析，并通过参数的调整，提　高网络运行的质量　这些课题使学生提早熟悉了工　作环境，了解了工作内容，与以后的工作有了延续，　大大缩短了工作后的上岗培训时间　值或明显的经济效益。其中大多数课题在学校里是　很难完成的，必须借助于接收单位先进的实验手段、　先进的仪器设备及一些基础设施。这些课题让学生　直接参加工程、科研项目或新产品的设计和开发等，　学生必须在原有知识的基础上自己学习并应用所需　校外毕业设计也使教师深深地意识到当前通信　学科新技术的发展是如此之快、应用是如此之广，知　识总量急剧增长，要学生在有限的时间里掌握各种　相关的核心技术以及正在发展的先进技术，显然是　做不到的。因此，我们要培养学生的自适应能力、创　新综合能力以及由此所需要的坚实的数据理工程基　要的新知识、新技术、新方法、新器件，对学生具有很　强的挑战性，同时也开阔了学生的视野，培养了学生　的创新能力、工程实践能力和团结协作精神。经过学　生的刻苦努力以及导师的悉心指导，学生往往受益　匪浅，完成的毕业论文的质量普遍较高，内容新颖、　充实。　础知识及技能，拓宽Ｅｌ径，加强工程实践环节，提高　学生的理论水平，设计能力，实际动手能力，分析问　题解决问题的能力，强化终身学习，终身教育的观　念。使学生成为基础扎实、知识面广、具有创新意识　和创新能力的高素质人才。　例如９７级一位学生在上海贝尔公司完成的毕　业设计，￣ＧＡＥＤＡＴＡ再生工具的开发与研究》，这个　课题是实现比利时数据处理ＤＰＳＳ等工具的逆向过　程，没有可以借鉴的先例，涉及到的知识面很广，数　据关系很复杂，具有很强的研究和探索性质，由于该　３结论　校外毕业设计是当前形势下进行毕业设计的一　种新形式，实践证明，它是可行的、符合时代发展需　要的。它不但受到接受单位的支持，得到学生的积极　学生扎实的理论基础、刻苦钻研精神以及创新综台　能力，在短短几个月的时间里，完成了这个高难度课　题，填补了该数据处理方面的空白，为接受单位解决　了实际问题，得到了部门领导的一致好评，同时也锻　炼了学生，让他有机会显示了这方面的才能　（上接第５２页熊国海文）　响应，而且还能检验教学，指导教学，促进教学改革　向纵深发展，有利于提高教学质量与人才培养的质　量。　我们认为让学生们在学校里掌握ＶＨＤＬ语言设计　的基本技能，是提高他们硬件设计能力所必需的。可　为他们毕业后从事数字电路设计工作打下坚实的基　础。高层次的电子设计方法，也称为系统级的设计方　专业的学生，应该熟练掌握ＶＨＤＬ语言，这是未来　发展的需要。　参考文献　法，即采用ＶＨＤＬ语言设计电子系统是当今的趋　势，这不仅是提高设计效率的需要，更是我国电子工　业在世界市场上生存、竞争与发展的需要。作为电类　１曾繁泰等．ＶＨＤＬ程序设计．北京：清华大学出ｌ短社．２０００　２陈雪松等．ＶＨＤＬ＾门与应用．北京｛人民邮电出ｌ短社．２０００　３王小军．ＶＨＤＬ简明教程．北京Ｔ精华大学出版杜，１９９７