2022年贵州大学计算机科学与技术专业《计算机组成原理》科目期末
试卷B（有答案）
一、选择题
1、某一计算机采用主存Cache存储层次结构，主存容量有8个块，Cache容量有4个块，采取直接映射方式。若主存块地址流为0，1，2，5，4，6，4，7，1，2，4，1，3，7，2，一开始Cache为空，此期间Cache的命中率为（ ）。 A.13.3% B.20% C.26.7% D.33.3%
2、一个存储器系统中，常常同时包含ROM和RAM两种类型的存储器，如果用lK×8位的ROM芯片和lK×4位的RAM芯片，组成4K×8位的ROM和1K×8位的RAM存储系统，按先ROM后RAM进行编址。采用3-8译码器选片，译码信号输出信号为Y0~Y7，其中Y4选择的是（ ）。
A.第一片ROM B.第五片ROM C.第一片RAM D.第一片RAM和第二片RAM 3、某机字长8位，含一位数符，采用原码表示，则定点小数所能表示的非零最小正数为（ ）
A.2-9 B.2-8 C.2-7 D.2-6
4、假定有4个整数用8位补码分别表示：rl=FEH，r2=F2H，r3=90H，r4=F8H，若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是（ ）。 A.rlxr4 B.r2xr3 C.rlxr4 D.r2xr4
5、由3个“1”和5个“0”组成的8位二进制补码，能表示的最小整数是（ ）。 A.-126 B.-125 C.-32 D.-3 6、在集中式总线控制中，响应时间最快的是（ ）。 A.链式查询 B.计数器定时查询
C.请求 D.分组链式查询
7、下列关于总线仲裁方式的说法中，正确的有（ ）。
I.请求方式响应时间最快，是以增加处理器开销和增加控制线数为代价的
II.计数器定时查询方式下，有，根总线请求（BR）线和一根设备地址线，若每次计数都从0开始，则设备号小的优先级高 III.链式查询方式对电路故障最敏感
IV.分布式仲裁控制逻辑分散在总线各部件中，不需要仲裁器 A.III，IV B. I，III，IV C. I，II，IV D.II，III，IV
8、某计算机主频为1.2GHz，其指令分为4类，它们在基准程序中所占比例及CPI如下表所示。该机的
MIPS数是（ ）。
A.100 B.200 C.400 D.600
9、计算机（ ）负责指令译码。
A.算术逻辑单元B.控制单元（或者操作码译码器）C.存储器电路D.输入/输出译码电路 10、禁止中断的功能可以由（ ）来完成。 A.中断触发器 B.中断允许触发器 C.中断屏蔽触发器
D.中断禁止触发器
11、在统一编址的方式下，存储单元和I/O设备是靠（ ）米区分的。 A.不同的地址码 B.不同的地址线 C.不同的指令 D.不同的数据线
12、微指令操作控制字段的每一位代表一个控制信号，这种微程序的控制方式叫作（ ） A.字段直接编码 B.字段间接编码 C.混合编码 D.直接编码
13、下面是段MIPS指令序列：
add $a3, $s1, $s0 #R[$t3] ←R[$s1] +R($s0] add $t2, $s0, $s3 #R[$t2]←R[$s0] +R [$s3] Lw $t1,0($t2) #R[$t1] ←M[R[$t2] +0] add $t1, $t1, $t2 #R[$t1] ←R[$t1]+R[$t2] 以上：指令序列中，指令之间发生数据相关？（ ） A.1和2，2和3 B.1和2，2和4
C.1和3，2和3，2和4，3和4 D.1和2，2和3，2和4，3和4
14、执行操作的数据不可能来（ ）。
A.寄存器 B.指令本身 C.控制存储器 D.存储器 15、下列关于一地址指令的说法正确的是（ ）。 A.只有一个操作数
B.一定有两个操作数，其中一个是隐含的，完成功能（A）OP（ACC） C.如果有两个操作数，则两个操作数相同，完成功能（A）OP（A） D.可能有两个操作数，也可能只有一个操作数
二、填空题
16、一位十进制数，用BCD码表示需______位二进制码，用ASCII码表示需______位二进制码。
17、寻址方式按操作数的物理位置不同，多使用________型和________型，前者比后者执行速度快。
18、汉字的________、________、________是计算机用于汉字输入、内部处理、输出三种不同用途的编码。
19、2000年，超级计算机最高浮点运算速度达到每秒_______次，我国的_______号计算机的运算速度达到3840亿次，使我国成为_______之后第三个拥有高速计算机的国家。 20、在计算机术语中，将______和______和在一起称为CPU，而将CPU和______合在一起称为主机。
21、PCI总线采用_______仲裁方式，每一个PCI设备都有的总线请求和总线授权两条信号线与_______相连。
22、一位十进制数，用BCD码表示需要________位二进制码，用ASCII码表示需要________位二进制码。
23、指令格式是指令用_______表示的结构形式，通常格式中由操作码字段和_______字段组成。
24、并行I/O接口_______和串行I/O接口_______是两个目前最具权威性和发展前景的标准接
25、不同机器有不同的_________RISC指令系统是_________指令系统的改进。
三、名词解释题
26、汇编语言：
27、总线事务：
28、中断向量方式：
29、汇编语言：
四、简答题
30、什么叫寻址方式？为什么要学习寻址方式？
31、简述微程序控制方式的基本思想。它有什么优点和缺点？
32、说明存取周期和存取时间的区别。
33、在什么条件和什么时间，CPU可以响应I/0的中断请求？
五、计算题
34、将下列十进制数表示成浮点规格化数，阶码4位（包含一位阶符），分别用补码和移码表示；尾数9位（包含一位数符），用补码表示。
1）27/。 2）-27/。
35、设有一个K×8位的RAM芯片，试问该芯片共有多少个基本单元电路（简称存储基元）？欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有几种解答。
36、已知两个实数x=-68，y=-8.25，它们在C语言中定义为float型变量，分别存放在寄存器A和B中。另外，还有两个寄存器C和D。A、B、C、D都是32位寄存器。请问（要求用十六进制表示二进制序列）：
1）寄存器A和B中的内容分别是什么？
2）x和y相加后的结果存放在寄存器C中，寄存器C中的内容是什么？ 3）x和y相减后的结果存放在寄存器D中，寄存器D中的内容是什么？注：float型变量在计算机中都被表示成IEEE754单精度格式。
六、综合题
37、假设指令流水线分为取指令（IF）、指令译码/读寄存器（ID）、执行/有效地址计算（EX）、存储器访问（MEM）、结果写回寄存器（WB）5个过程段。现有下列指令序列进入该流水线。
① ADD R1，R2，R； ② SUB R4，R1，R5； ③ AND R6，R1，R7； ④ OR R8，R1，R9； ⑤ XOR R10，R1，R11； 请回答以下问题：
1）如果处理器不对指令之间的数据相关进行特殊处理，而允许这些指令进入流水线，试问上述指令中哪些将从未准备好数据的R1寄存器中取到错误的数据？
2）假如采用将相关指令延迟到所需操作数被写回到寄存器后再执行的方式，以解决数据相关的问题，那么处理器执行该指令序列需占用多少个时钟周期？
38、设浮点数字长32位，其中阶码部分8位（含l位阶符），尾数部分24位（含1位数符），当阶码的基值分别是2和16时：
1）说明基值2和16在浮点数中如何表示。
2）当阶码和尾数均用补码表示，且尾数采用规格化形式时，给出这两种情况下所能表示的最大正数真值和非零最小正数真值。
3）在哪种基值情况下，数的表示范围大？ 4）两种基值情况下，对阶和规格化操作有何不同？
39、某计算机字节长为16位，主存地址空间大小为128KB，按字编址。采用单字长指令格式，指令各字段定义如图所示。
15 12 11 6 5 0
OP Mx R1 Md Rd 源操作数 目的操作数 转移指令采用相对寻址方式，相对偏移用补码表示，寻址方式的定义见表
寻址方式的定义
My/Md 000B 001B 010B 寻址方式 寄存器直接 寄存器间接 寄存器间接、自增 助记符 Rn （Rn） （Rn）+ 含义 操作数=（Rn） 操作数=（（Rn）） 操作数=（（Rn）），（Rn）011B 相对 D（Rn） +1→Rn 转移目标地址=（PC）+（Rn） 回答下列问题：
1）该指令系统最多可有多少指令？该计算机最多有多少个通用寄存器？存储地址寄存器（MAR）和存储器数据寄存器（MDR）至少各需要多少位？ 2）转移指令的目标地址范围是多少？
3）若操作码0010B表示加法操作（助记符为add），寄存器R4和R5的编号分别为100B和101B，R4的内容为1234H，R5的内容为5678H，地址1234H中的内容为5678H，地址5678H中的内容为1234H，则汇编语句“add（R4），（R5）+”（逗号前为源操作数，逗号后为目的操作数）对应的机器码是什么（用十六进制表示）？该指令执行后，哪些寄存器和存储单元中的内容会改变？改变后的内容是什么？
参
一、选择题
1、C 2、D 3、C 4、B 5、B 6、C 7、B
8、C
9、B 10、B 11、A 12、D、 13、D 14、C 15、D
二、填空题
16、4 7 17、RR RS
18、输入编码 内码 字模码 19、1万亿 神威 美国、日本 20、运算器 控制器 存储器 21、集中式 仲裁器 22、4 7
23、二进制代码 地址码 24、SCSI IEEE1394 25、指令系统 CISC
三、名词解释题
26、汇编语言：
采用文字方式（助记符）表示的程序设计语言，其中大部分指令和机器语言中的指令一一对应，但不能被计算机的硬件直接识别。 27、总线事务：
从总线的请求到完成总线的使用的操作序列。 28、中断向量方式：
是指发生中断请求的外围设备通过输入输出总线主动向CPU发出一个识别代码，CPU根据这个代码就可以识别出请求中断的外围设备的中断方式。 29、汇编语言：
采用文字方式（助记符）表示的程序设计语言，其中大部分指令和机器语言中的指令一一对应，但是不能被计算机的硬件直接识别。
四、简答题
30、答：寻址方式是指确定本条指令的数据地址以及下一条将要执行的指令地址的方法，它与硬件结构紧密相关，而且直接影响指令格式和指令功能。寻址方式分为指令寻址和数据寻址
31、答：（1）微操作命令以为微编码形式变成指令，并固化在rom中（2）讲一条指令的操作分为若干个微指令序列，用微指令程序对应的解释执行；（3）易于维护，和修改，通用性强，但速度慢；
32、答：存取周期和存取时间的主要区别是：存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即：存取周期=存取时间+恢复时间
33、答：CPU响应I/0中断请求的条件和时间是：当中断允许状态为1（EINT=1），且至少有一个中断请求被查到，则在一条指令执行完时，响应中断。
五、计算题
34、解析
1）27/=0.011011=0.11011×2-1
当补码和尾数都采用补码表示时：1，111：0.11011000。 阶码采用移码、尾数采用补码表示时：0.11l：0.11011000。 2）-27/=1.011011=1.11011×2-1
当补码和尾数都采用补码表示时：1，11l；1.00101000。 阶码采用移码、尾数采用补码表示时：0.1l1：l.00101000。
35、解析：存储基元总数=K×8位=512K位=219位。
思路：如要满足地址线和数据线总和最小，应尽量把存储元安排在字向，因为地址位数和字数成2的幂的关系，可较好地压缩线数。
设地址线根数为a，数据线根数为b，则片容量为2a×b=219；b=219-a。 若a=19，b=l，总和=19+1=20；
若a=18，b=2，总和=18+2=20； 若a=17，b=4，总和=17+4=21； 若a=16，b=8，总和=16+8=24；
由上可看出，片字数越少，片字长越长，引脚数越多。片字数、片位数均按2的幂变化。
通过证明也是能得出结论的，我们要最小化a+b=a+219-4。 令F（a）=a+b=a+219-4，对a求导后，得到1-ln2×a×29。
在1≤a≤l8时，F是单调递减函数，所以在这个区间最小值为F（18）=20，剩下F（19）=20。
所以得出结论：如果满足地址线和数据线的总和为最小，这种芯片的引脚分配方案有两种：地址线=19根，数据线=1根；地址线=18根，数据线=2根。
36、解析：
1）float 型变量在计算机中都被表示成IEEE754单精度格式。x=-68=-（1000100）
2=-1.0001×2
6，符号位为l，阶码为127+6=128+5=（10000101）
2，尾数为
1.0001，所以小数部分为000100000000000 00000000，合起来整个浮点数表示为11000010100010000000000000000000，写成十六进制为C2880000H。
y=-8.25=-（1000.01）2=-1.00001×23，符号位为1，阶码为127+3=128+2=（100000102，尾数为1.00001，所以小数部分为00001000000000000000000，合起来整个浮点数表示为
11000001000001000000000000000000，写成十六进制为Cl040000H。
2）两个浮点数相加的步骤如下。
①对阶：Ex=10000101，Ey=10000010，则
[Ex-Ey]补=[Ex] 补+[-Ey] 补=1000 0101+0111 1110=0000 0011 Ex大于Ey，所以对y进行对阶。对阶后，y=-0.00100001×26。
②尾数相加：x的尾数为-1.000100000000000000000，y的尾数为-0.00100001000000000000000。用原码加法运算实现，两数符号相同，做加法，结果为-1.0011000 10000000000000000000。
即x加y的结果为-1.00110001×24，所以符号位为1，尾数为
00110001000000000000000，阶码为127+6=128+5，即10000101，合起来为110000101001100010000000 00000000，转换为十六进制形式为C2988000H。所以寄存器C中的内容是C2988000H。
3）两个浮点数相减的步骤同加法，对阶的结果也一样，只是尾数相减。 尾数相减：x的尾数为-1.00010000000000000000000，y的尾数为-0.0010000100000000000 0000。用原码减法运算实现，两数符号相同，做减法。符号位取大数的符号，为1：数值部分为大数加小数负数的补码，即
1.00010000000000000000000+1.11011111000000000000000=0.11101111000000000000000
x减y的结果为-0.11101111×26=-1.1101111×25，所以符号位为1，尾数为110111100000000 00000000，阶码为127+5=128+4=（10000100）2，合起来为110000100 110 11110000 000000000000，转换为十六进制形式为C26F0000H。所以寄存器D中的内容是C26F0000H。
六、综合题
37、解析：
1）由题中指令序列可见，ADD指令后的所有指令都用到ADD指令的计算结果。表列出了未采用特殊处理的流水线示意，表中ADD指令在WB段才将计算结果写入寄存器R，中，但SUB指令在其ID段就要从寄存器R1中读取该计算结果。同样AND指令、OR指令也将受到这种相关关系的影响。ADD指令只有到第5个时钟周期末尾才能结束对寄存器R的写操作，使XOR指令可以正常操作，因为它在第6个时钟周期才读寄存器R1的内容。
2）表是对上述指令进行延迟处理的流水线示意。由表可见，从第一条指令进入流水线到最后一条指令流出流水线，共需12个时钟周期。
38、解析：
1）基值2和16在浮点数中是隐含表示的，并不出现在浮点数中。
2）最大正数，也就是，尾数最大且规格化，阶码最大的数；最小正数，也就是，尾数最小且规格化（t为基值时，尾数的最高log2t位不全为0的数为规格化数），阶码最小的数。
当阶码的基值是2时，最大正数：0.111111l：0，11…1，真值是（1-2-23）×2127；最小正数：1，0000000：0，10…0，真值是2-129。
当阶码的基值是16时，最大正数：0.111111；0，11…1，真值是（1-2-23）×16127：最小正数：1，0000000：0，0001.0，真值是16-129
3）在浮点数表示中，基值越大，表示的浮点数范围就越大，所以基值为16的浮点数表示范围大。
4）对阶时，需要小阶向大阶看齐，若基值为2的浮点数尾数右移一位，阶码加1：而基值为16的浮点数尾数右移4位，阶码加1。
格式化时，若基值为2的浮点数尾数最高有效位出现0，则需要尾数向末移动一位，阶码减1：而基值为16的浮点数尾数最高4位有效位全为0时，才需要尾数向左移动，每移动4位，阶码减1。
39、解析：
1）指令操作码占4位，则该指令系统最多可以有24=16条指令。由于指令操作数占6位，其中3位指示寻址方式，寄存器编号占3位，因此该计算机最多可以有23=8个通用寄存器。由于计算机字长为16位，因此存储器数据寄存器（MDR）至少为16位。主存空间为128KB，按字（l6位）编址，寻址范围为0~K，存储器地址寄存器（MAR）需16位（216=K）。
2）寄存器为16位，指令中可寻址范围至少可达0~216-1。主存地址空间为216=K，寻址范围也应该大于或等于K。因此，转移指令的目标地址范围是0~216-1。
3）汇编语句“add（R4）.（R5）+”对应的机器码。
对应的机器码写成十六进制为0010001100010101B=2315H：该指令的功能是将R4内容所指存储器单元的内容（源）与R5内容所指存储器单元（目标）的内容相加后，写到R5内容所指的存储器单元。
