数字四路抢答器设计报告

四路 抢 答 器

设

计

报 告 组员：

日期：2013年12月12日

数字抢答器设计报告

一、系统设计任务及要求

1）抢答器可供4人竞赛时使用，每个参赛者均设有一个抢答按钮。

2）电路具有优先抢答权功能，即对第一抢答者的信号具有鉴别和锁存功能。 3）电路能够显示获得抢答权者的编号，并通过扬声器鸣音表示已经有人抢到答题权。

4）电路具有复位功能，当一轮抢答结束后，由主持人将系统复位，可进行下一轮抢答。

二、系统设计的目的

1）学习数字电路中各种集成芯片和D触发器、CP时钟脉冲源等单元电路的综合运用；
2）熟悉带有计时功能的数字四路抢答器的工作原理；
3）了解简单数字系统的设计、调试及故障排除方法。
4）了解数字抢答器的组成及工作原理。

三、系统设计的实现1.系统概况
CP 脉冲产生器 控制电路1

答题计时进程

答题计时结束

开关编码电路

控制电路2

译码器

数码管

蜂鸣器

该数字四路抢答器设计电路主要由四部分组成：数字抢答电路、译码显示电路、可预置时间的定时电路以及报警电路。其中，数字抢答电路包括了编码电路和锁存电路，实现对信号的编码和所存功能，防止二次抢答的问题；译码显示电路将首次抢答的选手编号直观地显 ；
在定时电路中，主持人可通过时间预设开关预设抢答时间和答题时间，且系统将完示出来成自动计时；报警电路则起到声报警功能，当在规定的时间内实现有人按下抢答开关时，系统中的蜂鸣器将发出警报声，提示主持人已有人抢答，实现报警功能。

接通电源后，将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器不亮；将开

关置于“开始”状态且将计时部分置于“20s抢答计时”进程，抢答器开始工作。在0～20s

时间内如果没有人抢答，则视为弃权；如果有人按键，则抢答器完成优先判断、编号锁存、

编号显示和蜂鸣发音四项功能。抢答结束后，主持人通过操作复位开关，继续进入“40s答题计时”阶段，完成40s的答题过程。当一轮抢答结束后，如果再次抢答，主持人必须再

次操作“清除”和“开始”状态开关进入下一轮抢答。

2、单元电路详细设计与分析

（一）抢答部分
1．开关编码电路
电路中，R1，R2，R3，R4用于分压，当任一开关按下时，相应的输出为高电平，否 则为低电平。电路直接把每个开关对应的BCD8421码中为“1”的隔着二极管连到对 应的线上（只有一个为高电平的可省略二极管），其中二极管的作用时防止短路。当某

个开关按下时，与它相连的输出线将为高电平，其他输出线为低电平，输出即为这个开关的8421码。

2．译码显示电路

这部分电路要求将编码电路送入的8421码译为十进制数（对应各个抢答者的编号）并驱动七段数码管显示出答题者的编号。CD4511是一块BCD－十进制译码/驱动器，并带有所存埠。其显示电路如下：

3．控制电路

这部分电路的作用完成三个任务：一是分辨出选手按键的先后，并所存优先抢答者的 编号，同时译码显示电路显示编号；而是使其他选手按键操作无效；三是防止提前按键。 未按下“开始”按钮前，CD4511BL 引脚为低电平，CD4511 不工作，可防止抢答者 提前按键。当“开始”按钮按下后，若所有抢答者开关均未按下，所存器输出全为低电

平，该信号作为锁存器使能端LD的控制信号，使所存器处于等待接收触发输入状态；当任一开关按下时，输出信号中必有一路为高电平，经逻辑或运算后U1A输出为高电平。一旦有高电平输入，不管另一输入端状态如何，输出保持高电平不变，这个电平控制CD4511锁存端使其它按键操作无效。当抢答完成后，按下“清除”按钮强行使U1B输出置零，CD4511锁存接触，开始新一轮抢答。

4．报警电路
该电路主要负责当有抢答信号输入时，SP发出声音提醒主持人和其他选手已经有人 抢答。采用集成NE555定时器组成多谐振荡器实现。当电路接通时，由于电容C1上的

电压不会突变，故IC1－2 脚为低电平，导致3 脚输出高电平。当电源经R1、R2 对C1 内导通的VT23 进行放电，当Vc≤1/3 时，OUT 脚输出由低变高，电容器C1 再次充电。 上述过程周而复始，从而形成振荡，产生的脉冲信号从OUT 脚输出供使用。 充电到Vc≥2/3Vcc 时，OUT 脚输出由高变低，放电管导通，电容C1 经R2 和IC1－7 脚

（二）计时部分
1．单稳态触发器
这部分电路主要通过CD4098组成的双单稳态触发器集成电路进行硬件消抖，实现对 开关功能的稳定控制。CD4098的引脚输出中，TR＋为上升沿触发端，R为复位端。R 接“0”时，单稳态触发器复位，Q端输出“0”；R接“1”时，单稳态触发器接触发工作， Q端输出“1”。可将精度T＝0.2RC设置为毫秒（ms）级别，从而实现产生合理的CP脉 冲。

2．控制电路

这部分电路主要通过74LS175实现对抢答部分四个进程的控制：0001状态控制20s

抢答计时电路，0010状态结束20s抢答计时，0100状态控制40s答题计时电路，1000

状态结束40s答题计时。单稳态触发电路产生的合理CP脉冲送入74LS175的CLK输入

端，引起74LS175输出端的状态变化，进而控制抢答过程中不同进程的转换。与此同时，

4个LED二极管显示当前所处的进程状态。

显示器件所需要的输出逻辑，此部分原理与抢答部分的译码显示电路原理相同。此外，

通过设置相应的逻辑关系实现20s和40s计时功能的设定。当完成20s抢答计时后，U4

的Q1输出端（“1”）与74LS175的Q1端（“1”）经过与非运算后（运算结果为“0”）

与74LS175的Q0、Q1和Q2输出端相与，将结果“0”送入U5的控制端，无法输出进位

信号，实现20s锁定。当完成40s计时后，U4的Q2输出端（“1”）经非门后与74LS175

的Q0、Q1、Q2相与，将结果“0”送入U5的控制端口，同样无法实现进位，完成锁定

功能。

3.系统整体设计与分析

四、元件明细表 1．数字实验箱；

2．集成电路74LS1751片，74LS1612片，CD45113片，CD40981片，74LS212 片，74LS002片，74LS321片，74LS042片，CD40011片，NE5551片；3．三极管VT90131只；
4．普通单向导通二极管2只，发光LED二极管4只；
5．共阴极数码显示管3只；
6．复位开关6个；
7．电容0.01uF2个，1uF1个；
8．50KΩ可调电阻器1只；
9．电阻及导线若干。

五、心得体会及建议

此次电子线路课程设计给了我们一个很好的提高动手能力的机会。平时我们只是在头脑

中去抽象地记忆、理解课本中的理论只是。有的理论只是很容易吸收，但有的确是晦涩难懂

的，甚至只是考自己的死记硬背去记住。但是我们都知道，那样的记忆只是一时的，很快就

会忘记。而这次电子线路课程设计却给了我们一个在实践中灵活运用所学知识的机会。我们

通过在实践中发现问题，进而去书本中寻找相关知识去解决问题，从而巩固了理论知识，又

提高了动手和实践能力，可谓受益匪浅。